PWB di 12-Layer BGA, PWB di HDI cieco via, sepolto via il PWB a più strati, il PWB ad alta densità di collegamento, via e la sua funzione

Descrizione di prodotto

Perché dobbiamo usare i via nei PCB? E la sua capacità parassita e induttanza parassita

Tag# PCB progettazione, Multistrato PCB, PCB ad alta densità di interconnessione

Foro PCBs

Il via è una delle parti importanti dei PCB multistrato e il costo della foratura rappresenta solitamente dal 30% al 40% del costo di fabbricazione del PCB. In breve, ogni foro nel PCB può essere chiamato via. Dal punto di vista della funzione, il foro

può essere diviso in due categorie: uno è utilizzato come connessione elettrica tra gli strati, l'altro è utilizzato come fissaggio o posizionamento del dispositivo. Questi fori sono generalmente divisi in tre tipi, vale a dire foro cieco (blind via), foro interrato (buried via) e foro passante (through via).

1.1 Composizione dei Fori

Il foro cieco si trova sulla superficie superiore e inferiore del circuito stampato e ha una certa profondità per la connessione tra la linea superficiale e la linea interna sottostante. La profondità del foro di solito non supera un certo rapporto (apertura). Il foro interrato è un foro di connessione situato nello strato interno del circuito stampato, che non si estende alla superficie del circuito stampato.

I due tipi di fori sopra menzionati si trovano nello strato interno del circuito stampato. La formazione del processo di foro passante viene utilizzata prima della laminazione, e diversi strati interni possono essere sovrapposti durante la formazione del foro passante.

Il terzo è chiamato foro passante, che attraversa l'intero circuito stampato. Può essere utilizzato per l'interconnessione interna o come foro di posizionamento per i componenti. Poiché il foro passante è più facile da realizzare e il costo è basso, viene utilizzato nella maggior parte dei circuiti stampati al posto degli altri due. I fori menzionati di seguito, senza istruzioni speciali, sono considerati fori passanti.

Dal punto di vista della progettazione, un foro è composto principalmente da due parti, una è il foro centrale (foro di perforazione), l'altra è l'area del pad attorno al foro, vedi sotto. Le dimensioni di queste due parti determinano le dimensioni del foro.

Chiaramente, in progettazione di PCB ad alta velocità e alta densità, i progettisti desiderano sempre che i fori siano i più piccoli possibile, in modo da lasciare più spazio di cablaggio sulla scheda.

Inoltre, più piccolo è il foro, minore è la sua capacità parassita, e più adatto per circuiti ad alta velocità. La riduzione delle dimensioni del foro comporta un aumento dei costi, e le dimensioni del foro non possono essere ridotte senza restrizioni. È limitato dalla tecnologia di perforazione e galvanica, ecc.

Più piccolo è il foro, più tempo ci vuole per perforarlo, e più facile è deviare dalla posizione centrale; e quando la profondità del foro supera 6 volte il diametro del foro, non si può garantire che la parete del foro possa essere uniformemente ramata. Ora, ad esempio, lo spessore normale di un PCB (profondità del foro passante) è di 1,6 mm, quindi il diametro minimo del foro fornito dal produttore del PCB può raggiungere solo 0,2 mm.

1.2 Capacità Parassita dei Via

Il via stesso ha una capacità parassita verso terra. Dove è noto che il diametro del foro di isolamento sullo strato di terra è D2, il diametro del pad del via è D1, lo spessore del PCB è T, la costante dielettrica del substrato è ε, allora il valore della capacità parassita attraverso il foro è approssimativamente il seguente:

C=1.41εTD1/(D2-D1).

L'effetto principale della capacità parassita attraverso il foro è quello di prolungare il tempo di salita del segnale e ridurre la velocità del circuito. Ad esempio, una scheda PCB con uno spessore di 50 mil, se si utilizza un via con un diametro interno di 10 mil e un diametro del pad di 20 mil, una distanza di 32 mil tra il pad e l'area di rame di terra, allora possiamo ottenere approssimativamente la capacità parassita del via dalla formula sopra: C=1.41 x4.4x0.050x0.020/(0.032-0.020)=0.517pF. La quantità variabile di questa parte della capacità causata dal tempo di salita è: T10-90=2.2 C (Z0/2)=2.2 x0.517x(55/2)=31.28 ps.

Da questi valori, si può vedere che, sebbene l'utilità del ritardo di salita causato dalla capacità parassita di un singolo via non sia evidente, il progettista dovrebbe prenderla in considerazione se vengono utilizzati più via tra gli strati.

1.3 Induttanza Parassita dei Via

Oltre alla capacità parassita, c'è contemporaneamente un'induttanza parassita attraverso i via. Nella progettazione di circuiti digitali ad alta velocità, il danno causato dall'induttanza parassita attraverso il foro è spesso maggiore di quello della capacità parassita. La sua induttanza serie parassita indebolisce il contributo della capacità di bypass e indebolisce l'utilità di filtraggio dell'intero sistema di alimentazione. Possiamo usare la seguente formula per calcolare semplicemente un'induttanza parassita approssimativa del via:

L=5.08h[ln(4h/d) +1].

Dove L si riferisce all'induttanza del via, h la lunghezza del via, d il diametro del via. Si può vedere dalla formula che il diametro del via ha poco effetto sull'induttanza, ma il maggiore effetto sull'induttanza è la lunghezza del via. Usando ancora l'esempio sopra, si può calcolare che l'induttanza del via è: L=5.08 x0.050[ln (4x0.050/0.010)1]=1.015 nH. Quando il tempo di salita del segnale è di 1 ns, l'impedenza equivalente è: XL=πL/T10-90=3.19Ω. Tale impedenza non può essere ignorata nel passaggio di corrente ad alta frequenza. In particolare, la capacità di bypass deve passare attraverso due via quando si collega lo strato di alimentazione e lo strato di terra, in modo che l'induttanza parassita dei via aumenti esponenzialmente.

1.4 Progettazione del via in PCB ad alta velocità

Dall'analisi precedente delle caratteristiche parassite dei via, possiamo vedere che nella progettazione di PCB ad alta velocità, il via apparentemente semplice porta grandi effetti negativi alla progettazione del circuito. Per ridurre l'effetto avverso dell'effetto parassita dal via, possiamo provare a farlo nella progettazione come segue:

1) Considerando il costo e la qualità del segnale, scegliere una dimensione ragionevole per i via. Ad esempio, per la progettazione di PCB di moduli di memoria a 6-10 strati, un via 10/20 mil (perforazione / pad) è migliore; per alcune schede di piccole dimensioni ad alta densità, è anche possibile provare a utilizzare via da 8/18 mil. Attualmente, poiché vengono utilizzate macchine per la perforazione laser nella fabbricazione, è possibile utilizzare fori di dimensioni più piccole in condizioni tecniche. Per il via del filo di alimentazione o di terra, si può considerare una dimensione maggiore

per ridurre l'impedenza.

• Dalle due formule discusse sopra, si può concludere che l'utilizzo di una piastra PCB più sottile è vantaggioso per ridurre i due parametri parassiti dal via.
• Le linee di segnale sulla scheda il più possibile non cambiano strato, cioè, cercare di non utilizzare via non necessari.
• I pin dell'alimentazione e della terra dovrebbero essere perforati sulla scheda nelle vicinanze, più corto è il filo tra il via e il pin, meglio è, perché porteranno all'aumento dell'induttanza. Allo stesso tempo, il filo di alimentazione e di terra dovrebbe essere il più spesso possibile per ridurre l'impedenza.
• Posizionare alcuni via di terra vicino ai via dell'area di commutazione dello strato di segnale al fine di fornire il loop più vicino per il segnale. Anche un gran numero di via di terra ridondanti possono essere posizionati sulla scheda PCB. Naturalmente, la progettazione deve anche essere flessibile. Il modello di via discusso in precedenza è che ogni strato ha pad, e a volte possiamo ridurre le dimensioni o addirittura rimuovere i pad di alcuni strati. Soprattutto nel caso di alta densità di aree via, può portare alla formazione di una fessura rotta nello strato di rame con un anello di partizione. Per risolvere il problema, oltre a spostare la posizione del via, possiamo anche considerare di ridurre le dimensioni del pad dello strato di rame.

Capacità del circuito stampato 2026